硬件工程师必知必会的 Xilinx FPGA 知识

现场可编程门阵列（FPGA，Field Programmable GateArray）是一种高性能、低延时、可重构，拥有高速并行运算能力，并可定制性能与功耗的可编程数字逻辑芯片，最早由1984年创立的赛灵思（Xilinx）公司推出，该公司由Ross H. Freeman 和 Bernard V. Vonderschmitt共同创办。不同于专用集成电路（ASIC，ApplicationSpecific Integrated Circuit）固定的内部电路连接和逻辑功能。FPGA的内部电路连接和逻辑功能，都可以通过编程来灵活的定义。

目前全球 FPGA的市场份额主要集中在赛灵思（Xilinx，2020 年被 AMD收购）和阿尔特拉（Altera，2015 年被 Intel收购）两家美国企业手中，余下的市场份额同样由美国的莱迪思（Lattice）和美高森美（Microsemi）两家公司占据。国产FPGA 芯片产业起步较晚，产品性能与专利积累较为薄弱，目前主要有 深圳紫光同创、上海安路科技、广东高云半导体、上海复旦微电子、西安智多晶、深圳易灵思、北京京微齐力、成都华微电子 等芯片研发厂商。

AMD/Xilinx 产品线介绍

AMD/Xilinx 公司的现场可编程门阵列（FPGA，Field Programmable GateArray）产品线，主要可以划分为 7系列、UltraScale 系列、UltraScale+系列 三个大系列：

7 系列：采用 28nm 制程工艺，包含Spartan-7、Artix-7、Kintex-7、Virtex-7四个子系列；UltraScale 系列：采用 20nm制程工艺，包含Kintex UltraScale、Virtex UltraScale两个子系列；UltraScale+ 系列：采用 16nm制程工艺，包含Spartan UltraScale+、Artix UltraScale+、Kintex UltraScale+、Virtex UltraScale+子系列；

在上述三个大系列的基础之上，面向不同的应用场景，上述每一个系列会被进一步划分为Spartan、Artix、Kintex、Virtex四个子系列：

Spartan系列：低成本低功耗，面向消费电子和基础应用；Artix系列：平衡成本与性能，适用于低功耗中等算力场景；Kintex系列：高性能计算与通信，同时兼顾性价比；Virtex 系列：旗舰级高性能，用于最苛刻的应用；

AMD/Xilinx 公司也推出了同时集成有 Soc 和 FPGA的四种自适应 Soc（Adaptive SoCs）产品线：

AMD/Xilinx 公司目前力推的UltraScale+ 系列多处理器片上系统（MPSoC，Multi-Processor System onChip）产品，属于集成有多种异构处理核心的高性能片上系统，主要内置有如下的片上计算资源：

而 UltraScale+ MPSoC 主要涵盖了CG、EG、EV、RF如下四个子系列：

MPSoC 命名规则

UltraScale+ MPSoC 系列产品的命名由设备名称 + 设备属性 + 封装信息 构成，例如对于命名为XCZU7EV-2FFV C1156I 的 MPSoC 芯片:

设备名称 部分是 XCZU7EV：

制造工艺 部分是 -2FFV：

封装信息 部分是 C1156I：

处理系统 PS / 可编程逻辑 PL

AMD/Xilinx 的 MPSoC 系列 FPGA芯片主要由 处理系统（PS，Processing System）和可编程逻辑（PL，ProgrammableLogic）两个核心部分组成（两者可以分别独立供电与断电），下图展示了XCZU7EV 的系统架构图：

注意：PS 和 PL之间通过 FPGA 片内的高级可扩展接口（AXI，AdvancedeXtensible Interface）总线进行高速数据传输。

可编程逻辑 PL

简化的 FPGA 基本结构分别由可编程输入/输出单元、基本可编程逻辑单元、嵌入式块 RAM、布线资源、底层嵌入功能单元、内嵌专用硬核六个部分组成：

FPGA的输入/输出单元被设计为可编程模式，可以通过开发工具灵活的进行配置，从而适配不同的电气标准与I/O 物理特性（可以调整匹配阻抗特性、上下拉电阻、驱动电流的大小等）。

处理系统 PS串行解串器 SerDes

FPGA内置的串行解串器（SerDes，Serializer/Deserializer）用于进行串行数据与并行数据的相互转换：

当 FPGA 作为接收端的时候，用于将串行数据，转换为FPGA 内部能够处理的并行数据。当 FPGA 作为发送端的时候，用于将 FPGA内部的并行数据，转换为便于传输的串行数据。

注意：现代 FPGA 通常集成了专用的SerDes 外设，例如 AMD/Xilinx 的GTX/GTH/GTY 收发器，以及 Intel/Altera 的Transceiver 收发器。

查找表 LUT

查找表（LUT，Look-Up Table）是现场可编程门阵列 FPGA当中的基本逻辑单元，用于实现组合逻辑功能。

简单的来说，就是将某个简单逻辑功能的全部可能结果写到一个存储单元中，并根据输入的变化直接查找结果并输出。

MIO/EMIO 多路复用 IO

AMD/Xilinx FPGA 提供了多路复用（MIO，MultiplexedIO）和扩展多路复用（EMIO，Extended Multiplexed IO）两种I/O 管理机制：

I/O Bank

FPGA 的器件管脚按照 Bank 进行划分，通过为每个 Bank独立供电（通过接口电压 VCCO进行配置），适配不同的信号电平标准，从而增强 I/O 设计的灵活性。每组用户Bank 可以包括 52 个 HP 或者HR 的 I/O 引脚，或者 24 组HD 的 I/O 引脚（由 48 个差分引脚和 4个单端引脚组成）：

串行解串器 SerDes

FPGA内置的串行解串器（SerDes，Serializer/Deserializer）用于进行串行数据与并行数据的相互转换：

当 FPGA 作为接收端的时候，用于将串行数据，转换为FPGA 内部能够处理的并行数据。当 FPGA 作为发送端的时候，用于将 FPGA内部的并行数据，转换为便于传输的串行数据。

注意：现代 FPGA 通常集成了专用的SerDes 外设，例如 AMD/Xilinx 的GTx 收发器，以及 Intel/Altera 的Transceiver 收发器。

吉比特收发器 GTx

AMD/Xilinx 的 FPGA 产品当中集成的 SerDes外设被称作吉比特收发器（GT，GigabyteTransceiver），基于不同的数据传输速率及其所具备的高级特性，规格书当中会分别以GTx 格式进行命名，例如GTP、GTX、GTH、GTZ、GTY。对应于AMD/Xilinx 的不同产品系列，GTx的传输速率也会有所不同：

7 系列UltraScale 系列UltraScale+ 系列

GTP = 6.6 Gb/s

GTH = 16.3Gb/s

GTH = 16.3Gb/s

GTX = 12.5 Gb/s

GTY = 30.5Gb/s

GTY = 32.75Gb/s

GTH = 13.1 Gb/s

GTZ = 28.05 Gb/s

赛灵思 FPGA 最小系统

插入损耗（IL，InsertionLoss）是指由于元器件插入传输线路之前与之后，信号传输功率损耗的差值，通常使用单位分贝dB 来进行表示。

下面的图片展示了 XCZU5EG 的系统架构框图：

基本的数字逻辑门

门电路是数字集成电路当中，最为基本的逻辑单元，用于实现基本逻辑运算与、或、非，以及复合逻辑运算与非、或非、异或、同或，对应的逻辑运算门电路有与门、或门、非门、与非门、或非门、异或门、同或门，其电路符号如下图所示：