FPGA约束介绍

FPGA设计中常用的约束主要分3类：时序约束、区域和位置约束以及其他约束。

(1)时序约束，用于规范设计的时序行为，满足要求的时序条件，指导综合和布局布线阶段的优化算法。

(2)区域和位置约束，指定I/O引脚位置，指导实现工具在芯片特定的物理区域进行布局布线。

(3)其他约束，指目标芯片型号、电气特性等约束属性。

Timing Analyzer是ISE中集成的静态时序分析(Static Timing A...