EDA 软件在 ASIC, FPGA 上实现布线功能 时有什么不同？

EDA 软件在 ASIC, FPGA 上实现布线功能 时有什么不同？

搜索 3 个关键词，参考 16 篇资料

EDA 布线在 ASIC 与 FPGA 上的核心差异（底层硬件架构决定工具算法、约束、输出全不一样）一、底层物理布线资源完全不同（根源区别）1. ASIC 布线：完全自定义金属层，无预制通道

ASIC 晶圆拥有多层自由金属走线层（M1~M12+），版图没有固定网格、预制连线、可编程开关：

2. FPGA 布线：出厂预制固定网格互连资源（不可修改硬件）

FPGA 内部布线是标准化预制网格：长短水平 / 垂直金属线段 + SRAM 控制多路选择器 MUX（可编程开关）

二、EDA 布线算法完全两套体系ASIC 后端布线算法（Synopsys ICC2 / Cadence Innovus）流程：全局布线 → 详细布线 → 时序优化走线微调 → 填充金属、DRC/LVS 签核；核心目标：时序优先、面积最小、功耗最优、满足 EM/IR 压降；算法：基于连续平面网格，无通道硬限制，可任意调整走线走向、宽度、层次；拥塞处理：移动标准单元位置、增加走线层次、拓宽通道，硬件无硬性上限；时钟布线专用 CTS 工具：独立生成平衡时钟树，任意调整缓冲器、走线宽度，做到 skew 极小。FPGA 布线算法（Vivado/Quartus，底层通用 PathFinder 协商算法）中国电子学...流程：逻辑打包 → CLB 布局 → 全局布线 → 通道详细布线；核心约束：只能使用芯片自带预制互连线段，不能新增金属；核心算法 PathFinder：拆线重布 + 资源惩罚迭代，解决通道争抢拥塞；优化上限极低：就算时序不满足，也无法修改底层布线硬件，只能重新布局、缩减逻辑规模；全局时钟：只能使用 FPGA 内置专用全局时钟树，工具无法自定义时钟缓冲与走线宽度。三、布线约束、时序、功耗优化逻辑差异1. 时序优化自由度2. 电源与 EM/IR 压降3. 可调整粒度

ASIC：门级精细优化，单根信号线单独加宽、换高层金属；

FPGA：最小单元是 CLB 逻辑块，连线只能整段预制通道复用，无法单根细线精细调参。

四、输入网表、布线前后流程、输出产物不同1. 输入网表2. 完整配套流程

ASIC 布线前后必须配套：

Floorplan 规划、电源规划、CTS 时钟树、DFT 插入、DRC/LVS/ERC/EM/IR 全套物理签核，最终输出GDSII 版图文件用于流片。

FPGA 布线前后流程：

RTL 综合→映射打包→布局→布线→时序分析→生成比特流 Bitstream，无 GDS、无流片相关物理验证，不需要 EM/IR 签核。

3. 输出文件五、时钟布线（CTS）巨大区别ASIC CTS：独立专用工具，自由插入多级缓冲器、调整时钟走线宽度、多层金属、平衡所有寄存器时钟 skew 到 ps 级；FPGA 时钟：仅能使用芯片预制全局时钟网络 / 区域时钟，缓冲器数量、走线固定，工具只能分配时钟通道，无法自定义时钟树结构，skew 优化空间有限。六、资源拥塞处理逻辑七、极简对比总表

表格

对比维度

ASIC EDA 布线

FPGA EDA 布线

布线硬件基础

多层自由定制金属，无预制开关

出厂固定网格 + MUX 可编程开关

核心算法

连续平面详细布线，自由调整走线

PathFinder 协商拆线重布，受限预制通道

优化自由度

极高：线宽 / 层次 / 电源 / 时钟全自定义

极低：只能选择已有互连通道

输出产物

GDSII 版图（流片制造）

Bitstream 比特流（配置芯片）

配套验证

DRC/LVS/EM/IR/DFT 全套签核

仅时序、资源利用率检查

时钟布线

独立 CTS，自由构建时钟树

复用芯片预制全局时钟网络