第8章FPGA概述

1、FPGA基本概念 FPGA是Field Programmable Gate Array的缩写，现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件（PLD）的基础上进一步发展的产物。 它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的。 图1.1ASIC的分类可编程器件的相关技术 FPGA区别ASIC重要的地方就是FPGA是现场可编程的 。 可编程器件的相关技术：1、熔丝链技术 第一个在可编程逻辑器件中用到的技术是熔丝链技术。出厂时的元件之间是通过熔丝连接的，如图所示。图中所示的熔丝类似日常生活中所用的保险丝，当电流非常大时，熔丝便熔断。 当熔丝熔断后，与熔丝相连接的输入被

2、断开，由于上拉电阻的作用，输入端的逻辑值为逻辑高电平。2、 反熔丝技术 反熔丝与熔丝技术相反，它在施加电压之前是断开的，而在施加了电压后形成导体。下图说明了反熔丝电路的形成。 特点特点体积小，集成度高，速度高，易加密，抗干扰，耐高温、只能一次编程，在设计初期阶段不灵活3、EPROM技术 Intel公司在1971年首次开发了可擦除可编程的只读存储器EPROM这种器件是通过施加高压信号进行编程，将器件置于紫外线，就可以擦除其内容。 4 EEPROM大多数CPLD器件 可反复编程、不用每次上电重新下载，但相对速度慢，功耗较大5 RAM SRAM大多数公司的FPGA器件可反复编程，实现系统功能的动态重

3、构每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序。WLBLVDDM5M6M4M1M2M3BLQQ6管SRAMDRAMPLD出现的背景 采用中小规模器件的局限电路板面积很大，芯片数量很多，功耗大，可靠性低提高芯片的集成度。设计比较困难能方便地发现设计错误。电路修改很麻烦提供方便的修改手段。PLD的优点1、集成度高，可以替代多至几千块通用IC芯片 极大减小电路的面积，降低功耗，提高可靠性极大减小电路的面积，降低功耗，提高可靠性2、具有完善先进的开发工具 提供语言、图形等设计方法，十分灵活提供语言、图形等设计方法，十分灵活 通过仿真工具来验证设计的正确性通过仿真工具来验证设计的正确性3

4、、可以反复地擦除、编程，方便设计的修改和升级4、灵活地定义管脚功能，减轻设计工作量，缩 短系统开发时间5、保密性好可编程逻辑器件的基本结构可编程逻辑器件的基本结构简单简单PLD的结构的结构输入电路与阵列或阵列输出电路输入项 乘积项或项输出输入 简单PLD的基本结构与门阵列(固定)Q2Q1Q0或门阵列(可编程)I2I1I0图 1.3 PROM阵列结构图与门阵列(可编程)I2I1I0Q2Q1Q0或门阵列(可编程)图1.4 PLA阵列结构图I2I1I0Q0Q1Q2或门阵列（固定）与门阵列（可编程）图9-24图1.5 PAL（GAL）的阵列结构图使能输出0，输出成高阻态，I/O引脚可作为输入使能输出1

5、，三态门被选通，I/O引脚作为输出使用可编程输入/输出结构(直接输出） 带反馈的寄存器输出结构 虽然SPLD有结构简单、设计灵活、对开发软件 的要求低等优点，但规模小，难以实现复杂的逻辑功能。随着技术的不断进步，复杂可编程逻辑器件得到了快速的发展。 种类：；种类：；特点：高密度，高速度，低功耗；特点：高密度，高速度，低功耗；复杂可编程复杂可编程PLD EPLD和CPLD的基本结构 随着可编程逻辑器件应用的日益广泛，许多IC制造厂家涉足PLD/FPGA领域。目前世界上有十几家生产CPLD/FPGA的公司。 虽然这些公司的产品都有自己的特点，但总体结构大致相同。 EPLD和CPLD器件包含三种主要

6、资源：IOB、宏单元和互联矩阵（PIA）EPLD和和CPLD的基本结构的基本结构 图1. MAX7000A器件基本结构宏单元结构宏单元结构 一般每个宏单元由逻辑与阵列、乘积项选择矩阵和可编程寄存器组成。 逻辑与阵列为每个宏单元提供4-5个乘积项，乘积项选择矩阵把这些乘积项分配到或门和异或门来作为基本的逻辑输出。 此外这些乘积项还可以作为宏单元的辅助输入来实现寄存器的清除、置位、时钟和时钟使能等控制作用。 图1.7 MAX7000A的宏单元 宏单元的三大组成部分可编程触发器乘积项结构的逻辑实现原理乘积项结构的逻辑实现原理 下面我们以一个简单的电路为例,具体说明CPLD是如何利用以上结构实现逻辑的

7、，电路如下图： 图 1.8 假设组合逻辑的输出(AND3的输出)为f，则f=(A+B)*C*(!D)=A*C*!D + B*C*!D。 PLD将以下面的方式来实现组合逻辑f:图 1.9互连矩阵（PIA） 互连矩阵的作用是：把LAB相互连接构成所需的逻辑。 PIA可以对CPLD中的任何信号进行互连，但只有LAB需要的信号才被实际的从PIA连到LAB上。 CPLD的一个很重要的优点是它的连线延时是固定的，这使它的时间性能容易估计。 I/O控制块 是内部信号到I/O引脚的接口部分，它的功能 是：用合适的电平把内部的信号驱动到外部的引脚上。 通过全局使能信号可以把I/O引脚配置为 输入、输出和双向工作

8、方式。 FPGA基本结构基本结构 图1.10 FPGA的基本结构内部结构由三个部分组成：可编程逻辑块（CLB ）可编程输入输出模块（IOB）可编程内部互连资源（PIR）可编程逻辑块（可编程逻辑块（CLB） CLB（Configurable Logic Block）是FPGA的主要组成部分，是实现逻辑函数功能的基本单元。 不同厂家称谓不同，Altera称之为“逻辑阵列块” LAB，Xilinx称之谓“可配置逻辑块” CLB。结构组成上略有不同，但原理概念上是一样的。 基本的CLB有三种：基于查找表（LUT）结构的、 基于多路开关结构和多极与非门结构。 但现在市场上的FPGA都是基于查找表结 构的

9、。 实际逻辑电路LUT的实现方式 a,b,c,d 输入逻辑输出地址RAM中存储的内容00000000000001000010.0.01111111111查找表原理和结构查找表原理和结构: 下面是一个4输入与门的例子 LAB由 8个LE 和局部互连资源组成 LAB为8个LE提供4个控制信号（2CLK，2CLR/SET） LAB还含有“进位输入/输出” 和 “级连输入/输出” 8个LE的输出可以同时送到行互连线、列互连线和LAB局部互连。altera LAB的内部结构的内部结构altera FLEX/ACEX LAB的内部结构LE的构成： 4输入LUT、FF、MUX、进位链和级联链进位链进位链 和

10、和 级连链级连链 进位链进位链 提供LE之间超速进位功能(0.2ns)，低位进位信号通过进位链进位到高位。用于高速计数器、加法器、比较器等。 级连链级连链 相邻的LUT通过级连链串连起来，组合实现更多输入的复杂逻辑功能（每增加一个LE，函数功能可增加4个有效的输入）。 进位链/级连链的使用都由系统工具自动选用。可编程互连资源可编程互连资源PIR 用于实现 FPGA 内部CLB之间以及CLB与IOB的可编程连接。 PIR包括各种长度的金属连线线段和可编程连接开关。 片内连线按相对长度分为：单长度线、双长度线和长线。可配置可配置I/O模块（模块（IOB） 和 CPLD 一样，用作为芯片内部逻辑与外引脚的接口，每个 IOB 对应一个引脚，可单独配置成输入/输出或双向属性。CPLD与与FPGA的区别的区别CPLDFPGA内部结构ProducttermLookup Table编程存储内部EEPROMSRAM，外挂EEPROM资源类型 组合电路资源丰富触发器资源丰富集成度低高使用场合更适合于组合逻辑 更适合于时序逻辑器件延时（均匀连续布线）可预测（分段式布线）不可预测其他资源EAB，锁相环保密性可加密一般不能保密