作者：张文文，唐映强作者单位：无锡中微爱芯电子有限公司，江苏 无锡214072。摘要：为了缩短MCU芯片开发周期，提出了一种基于MCU芯片FPGA原型验证平台设计。该设计是将传统FPGA原型验证过程中使用FPGA的RAM原型替换程序存储单元，改为使用FPGA双端口RAM替换。其中一个端口控制按照传统的接入方法,另一端口控制信号接到专门的控制逻辑上，独立控制，而且不影响原MCU芯片功能。该方法不仅节省多次FPGA综合实现的时间,而且可以灵活实时监测RAM，方便查错。同时该方法具有通用性，可移植到类似的SoC系统架构FPGA原型验证系统中去。引言：随着对各种功能微控制单元(Microcontroller Unit，MCU)芯片的市场需求增加，怎么缩短MCU芯片开发周期成为抢占市场一个关键难点。MCU芯片验证在研发中所占的比例越来越重，占据了整个研发周期的70%以上，缩短验证周期就是直接有效的办法[1-3]。通常进行前仿真验证功能，后仿真验证时序性能，而仿真速度太慢，在遇到问题改设计后，如果只选择验证修改部分的功能，验证覆盖率达不到会减小流片的成功率。用现场可编程逻辑门阵列(Programmable Gate Array，FPGA)验证功能可以比软件仿真速度高出4～6个数量级[4]，填补了仿真环境与实际芯片的巨大差距。对于仿真时间限制不能遍历的情况，FPGA原型验证都可以轻松完成。同时，FPGA可以给软件设计人员提供硬件验证平台，软件和芯片同时开发可以加快产品的面市时间。综上可见FPGA原型验证平台[5-7]的构建在整个开发过程的重要性。如何快速构建FPGA原型验证平台，使其能担此重任，正是本设计的初衷。文章来源：《电子技术应用》杂志9月刊点击下方阅读原文，下载论文PDF
☞商务合作：☏ 请致电 010-82306118 / ✐ 或致件 Tiger@chinaaet.com
点
这里“阅读原文”，直达电子技术应用官网
注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！
