摘要：Verilog HDL硬件描述语言是在用途最广泛的C语言的基础上发展起来的一种硬件描述语言，具有灵活性高、易学易用等特点。Verilog HDL可以在较短的时间内学习和掌握，FPGA的Veilog HDL基础语法总结，看完这些，FPGA的基本语法应该就没啥问题了！

一、基础知识

1、逻辑值

逻辑0：表示低电平，也就对应我们电路GND；逻辑1：表示高电平，也就是对应我们电路的VCC；逻辑X：表示未知，有可能是高电平，也有可能是低电平；逻辑Z：表示高阻态，外部没有激励信号，是一个悬空状态。

2、进制格式

Verilog数字进制格式包括二进制、八进制、十进制和十六进制。一般常用的为二进制、十进制和十六进制。二进制表示如下：4b0101表示4位二进制数字0101十进制表示如下：4d2表示4位十进制数字2(二进制0010)十六进制表示如下：4ha表示4位十六进制数字a(二进制1010)16b1001 1010 1010 1001=16h9AA9