初识FPGA

前言

简述对FPGA的一些了解

一、FPGA是什么？

FPGA（全称：Field Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。同时FPGA可用于实现硬件灵活定制，能够高效地实现算法加速、数据处理，从而提高系统的性能。

二、相关术语解释

三、FPGA的特点与优势

特点：查找表、并行执行、硬件设计、Verilog HDL / VHDL

优势：

1、高密度集成以创建复杂的逻辑功能

2、高性能、低成本

3、许多可用的 I/O 标准和功能

4、包含大量IP核，方便开发

5、设计灵活、可重复编程

四、 FPGA应用领域与前景

FPGA凭借其灵活性高、开发周期短、并行计算效率高等优势，使其被应用到越来越多的领域中，如通信、算法实现、以及嵌入式等领域。又由于FPGA其灵活性以及强大的高速并行处理能力，不仅在传统领域中得到了广泛的应用，在5G、通信、自动驾驶、人工智能、云计算等前沿科技领域也发挥着举足轻重的作用。

随着人工智能的兴起，FPGA 会扮演越来越重要的角色，成为变革全球经济的重要技术手段，更多地改变我们的学习、工作和娱乐方式。

五、 FPGA内部结构

LABs 逻辑阵列块/或自适应逻辑模块

• 逻辑单元(LEs)

• 自适应逻辑模块(ALMs)

• 查找表（LUT）

• 进位逻辑

• 输出寄存器逻辑

LUT是FPGA中生成组合逻辑的关键。FPGA使用4个或更多输入LUT来创建复杂的功能。LUT可以认为是由一系列级联多路复用器组成，其中LUT输入用作选择线。多路复用器的输入被编程为高或低逻辑电平。该逻辑被称为查找表，因为输出是通过“查找”正确的编程电平并根据LUT输入信号通过多路复用器的正确布线来选择的。

LUT提供了逻辑功能构建的灵活性以及通过LE 链的级联完成更复杂的逻辑功能，同时也能提供更好的性能并有助于最小化资源浪费。

IOB 输入/输出模块

• 输入/输出/双向

• 多个I/O标准

• 差分信号输出

• 电流驱动强度/速率调节

• 片上终端/上拉电阻

• 开漏/三态

时钟资源

• 专用输入时钟引脚

• 锁相环（PLL）

• 时钟控制模块

选择时钟以提供时钟布线网

可启用/禁用时钟以节能

• 时钟布线网络

全局时钟网络驱动整个设备

局部时钟网络驱动特定的设备区域

嵌入式存储模块

创建板载存储器以支持设计

单/双端口RAM

只读存储器ROM

移位寄存器或FIFO缓冲器

• 上电时初始化RAM/ROM的内容

DSP模块

• 高性能乘法/加法/累加运算

• 可替代LE逻辑来提高设计中的数据运算性能

高速收发器

• 高速数据处理

• 数据串并转换

• 数据高速传输

IP Core模块

• 硬核

• 软核

• 固核

六、 FPGA开发流程

1、 设计输入（VerilogHDL/VHDL编码）

2、 RTL功能仿真（验证逻辑功能&数据流，Modelsim工具）

3、 分析综合（将设计映射为器件模型，生成网表文件）

4、 布局布线（功能映射、指定布线资源）

5、 门级仿真（根据估计的布局布线延时进行时许仿真）

6、 时序分析（验证设计是否满足时序和性能要求—Timing Analyzer 工具）

7、 板级验证（板级调试-Signal Tap嵌入式逻辑分析工具）

对于不同系列芯片内部结构可结合Quartus软件chip planner选项查看细节(这里不做细讲)

七、数字电路基础知识

模拟信号与数字信号

模拟信号是随时间连续变化的物理量：包括压力、温度、速度等

数字信号是数字信号指自变量是离散的、因变量也是离散的信号，这种信号的自变量用整数表示，因变量用有限数字中的一个数字来表示。在计算机中，数字信号的大小常用有限位的二进制数表示。

数字进制表示

1 、数字进制格式一般包括二进制、 八进制、 十进制和十六进制，一般常用的为二进制、十进制和十六进制。

2 、学习Verilog进制的表示方式，跟C语言的还是有不同，更强调数据的位宽（拼接运算中就体现出这种强调位宽的优势）

3 、verilog中默认是10进制赋值，在不加’b\’d\’h的情况下

二进制(BIN 格式)表示如下： 4’b0101 表示 4 位二进制数字 0101；

十进制(DEC 格式)表示如下： 4’d2 表示 4 位十进制数字 2（二进制 0010）；

十六进制(HEX 格式)表示如下： 4’ha 表示 4 位十六进制数字 a（二进制 1010）；

常用门极电路

逻辑电路

数字电路一般包括组合逻辑电路和时序逻辑电路。

组合逻辑电路的特点是：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。组合逻辑电路没有记忆功能，没有反馈环路。

时序逻辑电路的特点是：任意时刻的输出不仅取决于当时的输入信号，还取决于电路原来的状态；时序逻辑具有存储功能，存储电路一般由锁存器、触发器和寄存器构成。

时序逻辑电路又分为同步时序逻辑电路和异步时序逻辑电路。

锁存器

锁存器（Latch）是数字电路中的一种具有记忆功能的逻辑元件。锁存器是对脉冲电平敏感的存储单元电路，它只在输入脉冲的高电平（或低电平）期间对输入信号敏感并改变该部分电路输出状态。

锁存器的分类包括 RS 锁存器、门控 RS 锁存器和 D 锁存器

触发器

触发器（Flip-Flop）是数字电路中的一种具有记忆功能的逻辑元件。触发器对脉冲边沿敏感的存储单元电路，它只在触发脉冲的上升沿（或下降沿）瞬间改变其状态。

根据逻辑功能，触发器一般包括 RS 触发器、JK 触发器、D 触发器、T 触发器和 T’触发器。 实际使用中，我们一般使用 D 触发器。

小结

数字电路一般包括组合逻辑电路和时序逻辑电路。

时序逻辑的存储电路一般由锁存器、触发器和寄存器构成。

D触发器和D锁存器的区别：一个是边沿触发、一个是电平触发。

寄存器：由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把 n 个触发器的时钟端口连接起来就能构成一个存储 n 位二进制码的寄存器。从寄存数据的角度来讲，寄存器和锁存器的功能是相同的；它们的区别在于寄存器是时钟控制，而锁存器是电位信号控制。