时间：2025-11-26 来源：FPGA_UCY 关于我们 0
1. 22. 什么是同步逻辑和异步逻辑？ 23. 同步电路和异步电路的区别： 24. 时序设计的实质： 25. 建立时间与保持时间的概念？ 26. 为什么触发器要满足建立时间和保持时间？ 27. 什么是亚稳态？为什么两级触发器可以防止亚稳态传播？ 28. 系统最高速度计算（最快时钟频率）和流水线设计思想： 29. 同步复位和异步复位的有何区别？ 310. 写出一段代码，用来消除亚稳态。 311. 写出一段代码，对时钟进行3分频。 412. 设计一个glitch free的时钟切换电路逻辑，比如从20m切到50m，讲明理由。 413. 如何跨时钟域同步多位信号?有哪些技术? 414. 异步FIFO为什么用格雷码 515. 时序约束的概念和基本策略？ 516. 附加约束的作用？ 617. 锁存器（latch）和触发器（flip-flop）区别？ 618. FPGA 芯片内有哪两种存储器资源？ 619. 什么是时钟抖动？ 620. FPGA 设计中对时钟的使用？（例如分频等） 621. IC 设计中同步复位与异步复位的区别 622. MOORE 与 MEELEY 状态机的特征 623. FPGA 中可以综合实现为 RAM/ROM/CAM 的三种资源及其注意事项？ 624. 什么是竞争与冒险现象?怎样判断?如何消除? 725. 查找表的原理与结构 726. 寄生效应在IC设计中怎样加以克服和利用 727. 设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零， 728. 数字IC（ASIC）设计流程： 829. SERDES的高速串行接口 830. 什么是状态编码技术？ 解释一下。 831. FIFO简单讲解(*) 932. IC设计前端到后端的流程和EDA工具？ 1233. FPGA设计中如何实现同步时序电路的延时？ 12
