FPGA基础知识

FPGA 基础知识 FPGA 是英文 Field－Programmable Gate Array 的缩写， 即现场可编程门阵列， 它是在 PAL、 GAL、 CPLD 等可编程器件的基础上进一步发展的产物。 它是作为专用集成电路（ASIC） 领域中的一种半定制电路而出现的， 既解决了 定制电路的不足， 又克服了原有可编程器件门电路数有限的缺点。 什么是 IP 核或 IP 库? IP 核是指： 将一些在数字电路中常用但比较复杂的功能块， 如 FIR 滤波器， SDRAM 控制器， PCI 接口等等设计成可修改参数的模块， 让其他用户可以直接调用这些模块， 这样就大大减轻了 工程师的负担， 避免重复劳动。 随着CPLD/FPGA 的规模越来越大，设计越来越复杂， 使用 IP 核是一个发展趋势。 FPGA 的宏单元是怎么定义？ 宏单元（或逻辑单元） 是 PLD/FPGA 的最基本单元， 不同产品对这种基本单元的叫法不同， 如 LE,MC,CLB,Slices 等， 但每个基本单元一般都包括两部分，一部分实现组合逻辑， 另一部分实现时序逻辑。 各个厂家的定义可能不一样。 对ALTERA 的芯片， 每个基本单元含一个触发器； 对 Xilinx 的部分芯片， 每个基本单元单元含两个触发器。 一般不用“门” 的数量衡量 PLD/FPGA 的大小， 因为各家对门数的算法不一样， 象 ALTERA 和 Xilinx 对门的计算结果就差了一倍，推荐用触发器的多少来衡量芯片的大小。如 10 万门的 Xilinx 的 XC2S100 有 1200个 slices， 即含 2400 个触发器； 5 万门的 ALTERA 的 1K50 则含 2880 个 LE， 即2880 个触发器。 FPGA 工作原理? FPGA 采用了逻辑单元阵列 LCA（Logic Cell Array） 这样一个新概念， 内部包括可配置逻辑模块 CLB（Configurable Logic Block）、 输出输入模块 IOB（Input Output Block） 和内部连线（Interconnect） 三个部分。 FPGA 的基本特点主要有： 1） 采用 FPGA 设计 ASIC 电路， 用户不需要投片生产， 就能得到合用的芯片。 2） FPGA 可做其它全定制或半定制 ASIC 电路的中试样片。 3） FPGA 内部有丰富的触发器和 I／ O 引脚。 4） FPGA 是 ASIC 电路中设计周期最短、 开发费用最低、 风险最小的器件