基于 FPGA 的压缩算法加速实现

基于 FPGA 的压缩算法加速实现

第一部分 设计概述 /Design Introduction1.1设计目的

本设计中，计划实现对文件的压缩及解压，同时优化压缩中所涉及的信号处理和计算密集型功能，实现对其的加速处理。本设计的最终目标是证明在充分并行化的硬件体系结构 FPGA 上实现该算法时，可以大大提高该算法的速度。我们将首先使用C语言进行代码实现，然后在Vivado HLS中综合实现，并最终在FPGA板（pynq-z2）上进行硬件实现，同时于jupyter notebook中使用python来进行功能验证。

为使代码可综合同时又需要较少的硬件，我们已进行了许多改进，包括以下方面：

1.2 掌握技能

在本项目中，学习到了如下：

1.3 应用方向

随着大数据时代来临，大量信息需要通过互联网进行传输，占用的网络资源急剧增加，给网络传输带来极大的压力。数据压缩技术能够节约数据存储空间、传输时间和带宽，从而缓解传输压力。无损压缩 Gzip 是目前最常用的一种压缩工具，被广泛应用在网络资料的下载和数据备份等领域。其中开源代码 zlib 是 Gzip 算法最著名的实现版本，但因其算法本身计算量较大，导致压缩的数据吞吐率较低。

FPGA 在数据处理速度上有着通用处理器无法比拟的巨大优势，能够大大提升Gzip的处理速度，减小CPU的开销。

1.4 团队分工

李佩琦 负责hls和vivado实现，同时使用python进行功能验证。

冯一飞 负责资料查找，同时负责协助李佩琦进行功能实现和功能测试。

1.5 作...