上海思尔芯申请时序路径优化专利，提升DUT的运行主频

金融界2025年4月26日消息，国家知识产权局信息显示，上海思尔芯技术股份有限公司申请一项名为“一种时序路径优化方法、装置、设备及存储介质”的专利，公开号CN119862835A，申请日期为2024年12月。

专利摘要显示，本发明公开了一种时序路径优化方法、装置、设备及存储介质。该方法包括：获取FPGA分割结果，并对FPGA分割结果进行时序建模，以得到目标时序逻辑；基于每颗FPGA的资源限制，对每条时序路径链路进行多次迭代优化，以得到每次迭代优化输出的优化时序逻辑；利用每条目标路径的优化时序逻辑更新FPGA分割结果，以得到分割更新结果，并根据分割更新结果中切割连线CutSize的变化，利用优化时序逻辑确定最优FPGA分割结果。本发明实施例的技术方案，在没有进行实际的系统级布线和TDM ratio分配前，实现了对分割结果的优化，解决了FPGA分割结果中关键路径过长的问题，提升了DUT的运行主频。

天眼查资料显示，上海思尔芯技术股份有限公司，成立于2004年，位于上海市，是一家以从事软件和信息技术服务业为主的企业。企业注册资本6000万人民币。通过天眼查大数据分析，上海思尔芯技术股份有限公司共对外投资了7家企业，参与招投标项目76次，财产线索方面有商标信息121条，专利信息166条，此外企业还拥有行政许可7个。