基于KMP串模式匹配算法的序列检测器的FPGA设计

吴朝晖

（安徽师范大学 物理与电子信息学院，安徽 芜湖 )

摘要：基于FPGA设计一个能够检测出重叠匹配串的序列检测器。首先从KMP字符串模式匹配算法出发，推导出next函数值与序列检测器状态之间的关系，并针对匹配串重叠的情况进行修改，得到有限状态机的状态转换图，最后用VHDL语言描述并仿真验证。

关键词：KMP模式匹配算法；序列检测器；FPGA；VHDL

0引言

序列检测器是将一个指定的序列从数字流中检测出来，在通信系统中是常用的电路［1］，有传统设计方法，也有基于现场可编程...