时间:2025-04-12 来源:FPGA_UCY 关于我们 0
目录
之所以重开一个,是怕记不过来,记性不好的苦恼。写完代码之后除了软件自带的功能去检验语法是否正确外,还得去自己验证代码功能能不能实现,总不能每次都上板子试验,那样既麻烦,又没法知道错误出在哪,所以编一个仿真文件很有必要哈。
编写仿真激励 激励与被测对象的链接
这个比较简单,就是跟例化一样,把那些脚一一链接就行,例化应该会吧。下面是上一个状态机进行仿真时候激励文件中例化部分,该定义定义,该连就连,括号里面写那个就是跟那个连。
module tb_a111;
reg clk;
reg rst_n;
reg i1;
reg i2;
wire o1;
...