基于FPGA的卷积神经网络加速器实现方法技术

本发明专利技术涉及一种基于FPGA的卷积神经网络加速器实现方法，属于人工智能技术领域。通过采用基于行的数据流加载、自适应数据加载方案、基于流水线结构的卷积运算并行化三种方式，有效地提高FPGA加速卷积神经网络的数据传输效率和计算性能。本发明专利技术根据FPGA硬件计算特性，设计卷积神经网络硬件加速器。首先通过采用基于行的数据流加载，减少了输入缓存数据对片上BRAM的需求，同时提前了网络中卷积层卷积计算开始时间；其次通过采用自适应数据加载方案，根据不同的网络层参数，采取相应合适的数据加载方案，有效减少了由数据加载带来的时间开销，提高加速器计算性能；最后采用基于流水线结构的卷积运算并行化设计，提高加速器的吞吐量。

全部详细技术资料下载

【技术实现步骤摘要】

科普 | 一文了解FPGA

25实习必备——数字IC八股文集锦（FPGA底层资源；复位；数字IC设计流程；STA静态时序分析；分频；FIFO；亚稳态）

RISC-V如何部署于FPGA？解密背后故事

赛事资讯|2024安徽省机器人大赛-单片机与嵌入式赛道初赛取得圆满成功