一种基于FPGA实现的数字示波器内部校准源设计方法技术

本发明专利技术涉及一种基于FPGA实现的数字示波器内部校准源设计方法，属于测试测量技术领域，包括：步骤一、在示波器内预设一包括FPGA、直流源模块、正弦校准源模块和快沿源模块的校准源装置，其中正弦校准源模块内部包括一数控衰减器，用于控制信号增益；步骤二、FPGA控制直流模块、正弦校准源模块和快沿源模块进行初始化，初始化各模块通道控制，输出默认校准信号；步骤三、接收示波器上位机发送的控制信号，根据控制信号计算相应的控制值，并通过FPGA进行重配置，使得直流源模块或正弦校准源模块或快沿源模块输出所需校准信号的类型、频率和增益。本发明专利技术输出的校准源类型多样，且体积小方便集成到示波器整机中作为整机校准源。

全部详细技术资料下载

【技术实现步骤摘要】

科普 | 一文了解FPGA

25实习必备——数字IC八股文集锦（FPGA底层资源；复位；数字IC设计流程；STA静态时序分析；分频；FIFO；亚稳态）

RISC-V如何部署于FPGA？解密背后故事

赛事资讯|2024安徽省机器人大赛-单片机与嵌入式赛道初赛取得圆满成功