FPGA开发流程和开发前必备知识（Altera芯片 Verilog开发语言）

一、FPGA开发流程

1、设计定义：设计的目标系统需要完成什么样的功能进行定义。俗称“画饼”。

2、设计输入：设计开始，首先利用EDA工具的文本或者图形编辑器将设计者的设计意图用文本方式（如、VHDL程序）或者图形方式（原理图、状态图等）表达出来。虽然原理图输入方式所画的的原理图与传统的器件连接方式完全一样，很容易被人们所接受，而且编辑器中也有很多现成的单元器件可资利用，自己也可以根据需要设计元件（元件的功能可用HDL程序表达，也可以用原理图表达）。当然最一般化、最具普适性的输入方式是HDL程序的文本方式。这种方式与传统的计算机软件语言编辑输入基本一致。目前有些EDA工具可以把两种输入方式的优势结合起来，实现效率更高的输入。

3、分析与综合：一般由编译软件完成，主要检查设计输入的程序是否有语法和逻辑错误。所谓综合就是将较高级抽象层次的描述转化成较低层次的描述。

科普 | 一文了解FPGA

25实习必备——数字IC八股文集锦（FPGA底层资源；复位；数字IC设计流程；STA静态时序分析；分频；FIFO；亚稳态）

RISC-V如何部署于FPGA？解密背后故事

赛事资讯|2024安徽省机器人大赛-单片机与嵌入式赛道初赛取得圆满成功