当前位置:首页 > 新闻资讯 > FPGA之家动态 >

FPGA原型验证-时钟门控的替换

时间:2024-08-10      来源:网络搜集 关于我们 0

RTL设计、验证完成后,就该上菜FPGA原型验证了。将芯片RTL设计修改映射到FPGA上,没有FPGA工程师的话就得自己上啦。芯片ASIC设计中,不可避免会例化门级单元,比如CRG里:

一方面,ASIC设计里面可能存在很多个异步、同步/分频时钟,但FPGA可以将多个同步/分频时钟简单连接在一起用同一个时钟,甚至降频到10MHz进行仿真,因为我们只需要在FPGA上完成function功能验证。带Power domain(power gating cell/level shifter/isolation)的低功耗设计FPGA是无法模拟的,即低功耗设计是FPGA无法验证的,更何况ASIC芯片的时钟树和FPGA的时钟、复位是有质的不同的,因此,FPGA上完成function功能验证即可。

一方面,ASIC设计必然有大量门控时钟单元器件,当芯片RTL设计修改映射到FPGA上后,FPGA编译器肯定是不识别Foundry的STD Cell的,我们甚至可以直接assign clk_g = clk && e...





登录后可继续阅读,无需付费!点击登录


注明:本内容来源网络,不用于商业使用,禁止转载,如有侵权,请来信到邮箱:429562386ⓐqq.com 或联系本站客服处理,感谢配合!
标签: FPGA培训 了不起的芯片 FPGA

国微思尔芯发布全球首款FPGA验证仿真云系统Prodigy Cloud System

全志科技取得基于虚拟平台与FPGA联合的仿真验证方法及系统专利,极大地降低了仿真的经济成本和验证成本罗京去世15年后,当初哭到昏厥的妻子嫁豪门,如今29岁儿子成这样

相关推荐
最新资讯
热门文章
标签列表

用户登陆

    未注册用户登录后会自动为您创建账号

提交留言