虽然摩尔定律已经快要走到了尽头，但是，到目前为止，集成电路的发展依然遵从摩尔定律。集成电路正进入5纳米时代，3纳米正在有序推进。从10纳米到7纳米到5纳米再到3纳米，工艺每进一步，在相同尺寸的芯片上，门级电路的数量最少就能提高50%，功耗能降低一半，主频也会提高50%。同样的价格购买的手机，电脑的配置就能高出一个层级。

动辄千万门，上亿门的芯片，5纳米芯片流片一次，就需要将近上亿的费用，如果设计的芯片有BUG，轻微一点会影响相应的功能和性能，严重一点的，可能芯片直接无法使用，影响产品的上市，给一家公司造成严重的经济损失。那么超大规模的集成电路是如何保证设计是正确的，符合用户需求，没有缺陷BUG呢，这里就要介绍一下芯片设计过程中非常重要的一项活动：芯片验证（Verification）。

芯片验证

什么是芯片验证，芯片验证就是验证芯片设计是否符合设计规范，是否符合用户需求，是否符合产品需求，是否存在影响产品商用的缺陷，是芯片设计过程中的一种活动流程。

芯片验证的必要条件

需要专门的验证工具，业界主流的验证工具有synopsys的vcs，cadence的irun，还有mentor的modelsim。其中vcs和irun几乎垄断了集成电路验证工具的主要市场。两家都是美国公司，amd，华为，海思，高通都是两家的客户。

验证的分类

EDA验证：也就是采用EDA软件模拟的方式验证RTL代码是否存在BUG，主要通过分析波形和LOG信息来判定设计是否存在BUG。可以直接分析到是那个寄存器，那个信号在那个时刻发生错误。原型FPGA验证：也就是将编写好的RTL代码烧写到FPGA中，以形成真实的硬件电路 ，对其进行验证，用来确定设计代码有没有缺陷，主要的目的是调试底层软件驱动，构建软件版本；运行调试一些了基本业务流程。如出现错误，需要进一步在EDA验证环境上进行问题复现，进行分析和定位。硬件加速仿真验证：硬件加速仿真验证是对EDA验证的一种补充，主要是借助硬件加速器提高仿真速度。能够进行大批量的数据仿真和长时间仿真，硬件加速仿真器价格昂贵，一台基本在百万以上，甚至千万，所以很多公司都没有该设备，也就省略了这一步的验证。主要进行EDA验证和FPGA验证。对于规模庞大，工艺先进，例如手机芯片，硬件加速仿真验证是必须的。

synposys的硬件加速仿真器zebu

芯片的成功是由多个小组，多个团队，全项目成员精诚合作的结果，其中验证的工作就是持续不断的寻找BUG的过程。所以，一旦芯片芯片存在缺陷，而这些缺陷是由于工作不细致造成的话，将给项目，给公司造成严重的损失。所以，验证人员就需要有吹毛求疵，鸡蛋里头挑骨头的精神，这样才能确保芯片不存在设计缺陷，才能保证芯片的成功。

#芯片开发# #芯片验证#

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！