当前位置:首页 > 新闻资讯 > FPGA之家动态 >

数字IC设计、验证、FPGA笔试必会 - 位拆分与运算

时间:2024-08-10      来源:网络搜集 关于我们 0

继续整理牛客网经典Verilog习题讲解,牛客网里除了最新的Verilog题库还有其它领域的经典笔试、面试题,大家快和我一起刷起来吧(「链接」)。

题目

现在输入了一个压缩的16位数据,其实际上包含了四个数据[3:0][7:4][11:8][15:12],

请按照sel选择输出四个数据的相加结果,并输出valid_out信号(在不输出时候拉低)

0: 不输出且只有此时的输入有效





登录后可继续阅读,无需付费!点击登录


注明:本内容来源网络,不用于商业使用,禁止转载,如有侵权,请来信到邮箱:429562386ⓐqq.com 或联系本站客服处理,感谢配合!
标签: FPGA培训 了不起的芯片 FPGA

2022芯片设计的趋势:验证重于设计、Chiplet、上云...

芯技术 | IC设计:基于形式化方法的验证找bug

相关推荐
最新资讯
热门文章
标签列表

用户登陆

    未注册用户登录后会自动为您创建账号

提交留言