AI芯片怎样用FPGA进行原型开发

近日与一家人工智能初创企业芯片设计师讨论了一下如何使用FPGA原型作为复杂芯片验证策略的一部分。像无数其他芯片设计师一样，仅凭模拟技术根本无法提供足够的验证覆盖率，这家人工智能初创企业也认为FPGA原型将是一个成功芯片交付计划的关键部分。当先进的硅几何掩模面临数百万美元的风险时，第一时间获得符合市场需求的硅是成功的关键。这款人工智能芯片的设计者遇到了FPGA原型平台容量的限制。

在芯片开发过程的早期中，一个经过深思熟虑的FPGA原型计划的价值在于该计划可以在设计周期的后期将令人不快的意外最小化。需要考虑的事项包括:什么样的芯片功能需要原型化，估计FPGA门容量，需要什么原型性能，如何测试原型等等。此外，FPGA原型开发人员应该考虑FPGA原型如何能够轻松地从原型开发的一个阶段扩展到下一个阶段。

我们回顾了人工智能芯片设计人员的FPGA原型“vision”，以及有哪些选项可以完成基于FPGA的验证，然后针对客户的演示平台进行规模化和更全面的设计验证。结果显示FPGA原型设计有三个阶段：

第1阶段：对AI芯片的“最小片”(包括几个AI处理器核心)进行验证。

第2阶段：用于AI芯片的FPGA平台，包括更多的AI处理器核心，用于早期客户演示，最好在流片出来之前，确保与客户需求保持一致。

第3阶段：在后期，整个AI芯片的FPGA原型，其中整个AI芯片将需要FPGA原型的大约10亿个等效的ASIC门。

第一阶段是这个AI项目的直接关注点，并且需要一个快速的解决方案，以便在流片前有足够的时间对AI芯片进行测试。在资源最少的情况下，初创企业无法在后期对其验证策略的任何部分进行大量修正，因此需要权衡一下为了获得更大的门容量更换FPGA的利弊，减少对可用FPGA平台的使用，或者切换到更大的FPGA，这样就会有影响流片时间表的风险。FPGA门的容量扩展可以通过改用一个更大的FPGA来实现，或者使用多个FPGA来实现，因为需要在多个FPGA之间进行设计分区……，不过每种方法在实际项目中都有其优缺点。

如果阶段1 FPGA平台提供了一个平滑的路径来扩展阶段2的门容量，那么应该可以从阶段1扩展到阶段2。如果阶段2需要多个FPGA，而阶段2的方法是从阶段1开始线性扩展的，这通常是由大量相同处理器组成的AI芯片的情况，那么为阶段1平台所做的选择可以简化阶段2的解决方案。

阶段3有10亿个门，需要单独讨论，传统的仿真只是比较简单的情况。仿真的挑战在于成本和性能。这家人工智能公司考虑过仿真，但发现对于一家初创企业来说，模仿成本太高了。该公司认为自己拥有建造十亿门FPGA原型的技术专长，但也有充分的理由承认，这样的事业将是具有里程碑意义的，但不是他们业务的重点。其次是仿真性能，为了获得较高的设计可视性就需要牺牲性能。仿真器可以达到接近1MHz的性能，FPGA原型可以达到几十兆赫的性能。

S2C的Prodigy系列FPGA原型解决方案使用英特尔FPGA或Xilinx FPGA提供充足的FPGA门容量选项…基于设计工具偏好，用户可以选择他们最喜欢的FPGA品牌。最大的Xilinx FPGA是VU440，它将支持30M到40M的有效逻辑门，假设一个保守的门利用率为50%到60%。Prodigy逻辑模块带有一个(单)、两个(双)或四个(四路)VU440 FPGA，保守地说，它可以转换成从大约30M到超过100M的可用门容量范围。

Prodigy系列还提供高速通道，用于在FPGA原型和主机之间传输大量事物级数据，多FPGA调试允许深度片外跟踪存储（8GB），多在单个窗口（MDM）中查看FPGA跟踪，以及用于快速组装原型设计上下文的丰富的现成子卡（80+）系列。

原文链接：https://semiwiki.com/prototyping/s2c/273222-273222/

高端微信群介绍

创业投资群

AI、IOT、芯片创始人、投资人、分析师、券商

闪存群覆盖5000多位全球华人闪存、存储芯片精英

存储群

全闪存、软件定义存储SDS、超融合等企业级存储

AI芯片群

讨论AI芯片和GPU、FPGA、CPU异构计算

物联网群

物联网、5G技术与产业讨论

ASIC群

芯片和FPGA硬件技术讨论群

存储芯片群

DRAM、NAND、3D XPoint等各类存储介质和主控讨论

CIO群

企业信息化讨论

渠道群

存储产品报价、行情、渠道、供应链

想加入这些群，长按或扫描下面二维码加nanoarchplus为微信好友，介绍你的姓名-单位-职务，注明群名，拉你进群。

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！