Cadence向SoC和ASIC仿真验证市场扔出一对“王炸”

随着智能产品时代来临，多核的SoC内部电路设计随便就超过了1亿门。这让芯片的仿真验证变得异常复杂，再加上在不同的大型操作系统上，还要运行几乎是无限的软件，在这些SoC设计过程中仿真、验证、软件测试，相比过去的RTOS环境，要复杂得多。目前任何一颗28纳米以上的SoC，为了争取更快的上市时间—例如手机一颗主芯片的生命周期是一年---动辄需要的硬件工程师近200人，软件工程师则是近千人。如果再维持传统的芯片设计流程，可能既在资金上承受不起，在时间上也根本耽误不起。

在日前的新产品媒体发布会上，Cadence 公司全球副总裁石丰瑜(Michael Shih)和Cadence 公司系统与验证事业部产品管理与运营副总裁 Michal Siwinski，向电子工程专辑记者介绍了公司的两款仿真(Simulation和Emulation)平台新产品Xcelium和Protium S1，它可以为SoC设计业者大大缩短设计时间和成本，明显地提升IC设计效率。