或许有一天，你不得不硬着头皮去优化FPGA

    上篇（为啥FPGA资源/时序都有很大的优化空间？）提到过：因为大家一直都没去怎么优化FPGA，然后就导致FPGA可以优化的空间很大。工作中会有一批人知道可以优化但很少去承担优化的工作，也有一批人不知道能怎么优化，还有一批人开始要硬着头皮开始优化FPGA了，那这么一批人为啥要硬着头皮开始优化FPGA了？