时序漫谈之FPGA/CPLD逻辑布线资源

逻辑布线是我们在处理时序问题时最频繁要遇到的问题。逻辑布线的延时决定你的设计能达到的最高频率。

逻辑布线资源也分好几种，这和逻辑芯片的架构有关系。我们以Lattice的器件为例，基本的逻辑单元是Slice（Xilinx也这么叫），一个Slice里包含了2个LUT和2个寄存器。4个Slice组成一个PFU。在同一个PFU里有local的布线资源，这个布线的延时很小，但只能覆盖同一个PFU内部。PFU和PFU之间通过switch box实现互联，延时根据距离的远近长短不一。距离越远，逻辑的布线延时越大。所以为了能达到更高的时序，我们要尽可能的把相关的逻辑放置的尽量靠近。