本文将回顾常见的 FPGA 资源，这些资源使我们能够在整个系统中有效地生成和分配时钟信号。

在许多情况下，我们需要生成新的时钟信号并在整个系统中有效地分配它们。现代 FPGA 具有专用的时钟管理模块，使我们能够执行这两项任务。

在本文中，我们将首先简要回顾有效时钟分配和新时钟生成的问题。然后，我们将看到现代 FPGA 的时钟管理模块可以轻松满足这两个设计要求。

1 高效的时钟分配

即使在小型数字设计中，时钟信号也可能分布到整个系统的数百个时钟元件。这些高扇出时钟信号负责同步系统的不同子系统或组件。这就是为什么我们需要特别注意时钟网络不同路径引入的延迟。

例如，考虑将时钟...