【从0开始学FPGA-04】Verilog 模块的结构

时间：2024-08-02 来源：网络搜集关于我们 0

“ 一个多年老硬件攻城狮，开始从0学FPGA......”

小编通过Vivado学习了几个例程，基本把软件环境搞通了，最大的体会是回到Verlilo的学习，只有把Verilog这门语言学会了，才能在实际的开发中得心应手。需求是输入，算法是核心、语言和开发环境是工具，真所谓“巧妇难为无米之炊”。模块是Verilog的基本单元，Verilog的模块对应的是一个电路模块，一个电路模块有输入和输出以及完成的功能，因此，Verilog中的模块包含两部分，一部分是描述接口，包括输入和输出；另一部分是描述的模块的功能，定义由输入得到什么样的输出。