当前位置:首页 > 新闻资讯 > FPGA之家动态 >

【从0开始学FPGA-12】Verilog:常见的系统任务

时间:2024-07-31      来源:网络搜集 关于我们 0

 一个多年老硬件攻城狮,开始从0学FPGA......

小编通过Vivado学习了几个例程,基本把软件环境搞通了,最大的体会是回到Verlilo的学习,只有把Verilog这门语言学会了,才能在实际的开发中得心应手。需求是输入,算法是核心、语言和开发环境是工具,真所谓“巧妇难为无米之炊”。最近一段时间太忙了!!!!更新太慢了~~~~在Verilog中,系统任务是用来与仿真环境交互的特殊函数。它们不是硬件描述的一部分,而是由仿真器提供的,用于仿真和调试的。在实际的硬件设计中,应避免使用系统任务,因为它们不是硬件的一部分,不会被编译进入最终的硬件设计。系统任务在仿真中可以用来调试和查看仿真的状态。下面介绍个两个常用的系统任务。

$ display 和$write 

$ display 和$write 任务格式:

$ display(pl,p2,…,pn);

$ write(pl,p2,…,pn);

这两个函数和系统任务的作用是用来输出信息,即将参数p2到pn按参数p1给定的格式输出。参数p1 通常称为“格式控制”,参数 p2至pn 通常称为“输出表列”。这两个任务的作用基本相同。$display自动地在输出后进行换行,$write 则不是这样。如果想在一行里输出多个信息,可以使用$write。在$display和$write中,其输出格式控制是用双引号括起来的字符串,它包括以下两种信息:

(1)格式说明,由"%"和格式字符组成。它的作用是将输出的数据转换成指定的格式输出。格式说明总是由"%"字符开始的。对于不同类型的数据用不同的格式输出。

输出格式说 明%h或%H以十六进制数的形式输出%d或%D以十进制数的形式输出%o或%O以八进制数的形式输出%b或%B以二进制数的形式输出%c或%C以ASC码字符的形式输出%v或%V输出网络型数据信号强度%m或%M输出等级层次的名字%s或%S以字符串的形式输出%t或%T以当前的时间格式输出%e或%E以指数的形式输出实型数%f或%F以十进制数的形式输出实型数%g或%G以指数或十进制数的形式输出实型数

(2)普通字符,即需要原样输出的字符。其中一些特殊的字符可以通过表中的转换序列来输出。表中的字符形式用于格式字符串参数中,用来显示特殊的字符。

换码序列功 能

\n

换行

\t

横向跳格(即跳到下一个输出区)\\

反斜杠字符\\"

双引号字符"\o

1~3位八进制数代表的字符%%

百分符号%

例1

module disp;

        initial

            begin

                $ display("\\\t% %\n\"\123");            end    endmodule输出结果为        \ %        "S

例2

module disp;

    reg[31:0] rval;

    pulldown( pd);

    initial

        begin

            rval=101;

            $ display("rval= %h hex %d decimal", rval, rval);

            $ display("rval=%o otal %b binary", rval, rval);

            $ display("rval has %e ascii character value",rval);

            $ display("pd strength value is %v" , pd);

            $ display("current scope is %m");

            $display("%s is ascii value for 101".101);

            $ display("simulation time is %t",$ time);

        end

endmodule

其输出结果为:

rval=00000065 hex 10l decimal

rval=00000000145 octal 00000000000000000000000001100101 binary

rval has e ascii character value

pd strength value is StX

current scope is disp

e is ascii value for 101

simulation time is 0

----------------------------------------------------------

参考书籍:【《FPGA原理和结构》(日) 天野英晴】

----------------------------------------------------------高清HDMI 2.0线】推荐淘宝店铺“电子eStore

"所卖的这款,多种线材规格可供选择。

   【淘宝】https://m.tb.cn/h.gZ7bXRf?tk=rDGhWr2rQ96 MF1643 「绿联hdmi线2.0清线4k视频传输线黄黑头黑色工程HDMI线」点击链接直接打开 或者 淘宝搜索直接打开

----------------------------------------------------------------

----------------------------------------------------------------

关注小编一起学FPGA......


注明:本内容来源网络,不用于商业使用,禁止转载,如有侵权,请来信到邮箱:429562386ⓐqq.com 或联系本站客服处理,感谢配合!

用户登陆

    未注册用户登录后会自动为您创建账号

提交留言