FPGA学习-testbench的设计文件读取和写入操作

时间：2024-07-30 来源：网络搜集关于我们 0

1. 激励的产生

对于 testbench 而言，端口应当和被测试的 module 一一对应。

端口分为 input,output 和 inout 类型产生激励信号的时候，

input 对应的端口应当申明为 reg,

登录后可继续阅读，无需付费！点击登录

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！

标签： FPGA培训★ 了不起的芯片★ FPGA★

✖