零代码FPGA图形化编程十日谈
时间：2024-07-26 来源：网络搜集
关于我们
0
长久以来，《数字逻辑》、《计算机组成原理》、《计算机体系结构》都是计算机和专业的基础课，也是未来的程序员们感到最陌生和最难学的课程之一。难的不是教学内容，而是实验和课程设计难做。照理来说，学数字逻辑和计算机组成，就要真正搭个电路和CPU芯片出来才是。但是传统的74系列逻辑器件很难承担复杂的电路设计（本课程的讲师曾经在proteus平台上把74逻辑器件发挥到极致，仿真实现流水线CPU系统）。所以，在目前集成电路设计大行其道的形势下，上述课程的实验和课设纷纷转向FPGA设计。但是FPGA设计要熟悉VerilogHDL编程，虽然Verilog语言基于C语言，但是跟C语言有非常大的区别，程序员要熟练掌握Verilog设计需要耗费相当多的精力和时间。赖老师在这个课程里借鉴国际上scratch、blockly等图形化编程语言形式，以及伯克利大学Logisim项目的经验，在参与Github开源项目Digiblock的基础上，反过来用图形化结构“包装”特定功能的Verilog代码，通过“搭积木”的形式零代码构建数字电路。实现硬件电路结构图就是最终设计结果，软件自动转化成Verilog代码，一步到位下载FPGA运行。这个方法的目的是节省程序员学习掌握Verilog语言的时间精力，将注意力回归逻辑电路结构的本质。具体来讲，在这个10天的基础课程中，赖老师将带领大家用Digiblock经历《数字逻辑》、《计算机组成原理》课程的所有基础内容和实验，包括门电路，组合逻辑，时序逻辑，存储器和运算器（更高阶的CPU设计将在后续的进阶10天课程中讲授）。凡是在大学课本里提到的内容和实验，都将在课程中见到如何用图形化编程方法轻松简单的仿真和实现。而普通工...
