秋招：FPGA工程师岗位面试题之时序违例解析

时间：2024-07-23 来源：网络搜集关于我们 0

1.对于同步fifo，每100个cycle可以写入80个数据，每10个cycle可以读出8个数据，fifo的深度至少为？

写时钟频率 w_clk,

读时钟频率 r_clk,

登录后可继续阅读，无需付费！点击登录

注明：本内容来源网络，不用于商业使用，禁止转载，如有侵权，请来信到邮箱：429562386ⓐqq.com 或联系本站客服处理，感谢配合！

标签： FPGA培训★ 了不起的芯片★ FPGA★

✖